

(11) Publication number:

58060529

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: **56160626**

(51) Intl. Cl.: H01L 21/02

(22) Application date: 06.10.81

(30) Priority:

(43) Date of application

publication:

11.04.83

(84) Designated contracting

states:

(71) Applicant: MITSUBISHI ELECTRIC CORP

(72) Inventor: YOSHIDA MIYOSHI KOTANI KYOHIKO

(74) Representative:

(54) IDENTIFYING METHOD FOR SEMICONDUCTOR CHIP


(57) Abstract:

PURPOSE: To improve the efficiency precentage of semiconductor chips, by a method wherein each of chips formed in the same wafer in one lot is provided with an individual mark, thereby allowing each chip to be identified.

CONSTITUTION: Each of a plurality of chips 2 fomred in the same wafer 1 is provided with an individual identification mark 4, e.g., an individual number. After the identification mark 4 is read and stored by means of a TV camera or the like, electrical characteristics of each chip 2 is measured to judge the quality thereof and the rank to which the chip belongs if it is good, and the result is also stored. Upon completion of measurement for all the chips, the wafer 1, together with the mark and judging result of each chip 2, is sent

to the subsequent assembling step, where the chips cut are sorted according to their characteristics and then assembled.

COPYRIGHT: (C)1983,JPO&Japio



(3) 日本国特許庁 (JP)

印特許出願公開

@ 公開特許公報(A)

昭58-60529

(Dint. Cl.)
H 01 L 21/02

識別記号

庁内整理番号 6679—5 F 発明の数 1 審査請求 未請求

(全 2 頁)

公半導体チップの識別方法

创特

置 图56—160626

(数)出

顧 昭56(1981)10月6日

②発明 =

吉田美襲 伊丹市瑞原 4 丁目 1 番地三菱電

機株式会社エル・エス・アイ研

究所内

@発明者小谷教彦

伊丹市春日丘5-22-7

印出 願 人 三菱電機株式会社

東京都干代田区丸の内2丁目2

番3号

少代 理 人 弁理士 葛野信一

外1名

; · u

9 46 1

1. 発明の名称

単導体チップの機 別方扱

2 特許請求の範囲

」枚の半導体りエー上に複数額の半導体チップ を一括して形成させる場合。個々の半導体チップ の一方の主表面または他方の主設面。もしくはそ の表質の進所に、同チップに固有の散別表示をな したことを容像とする半導体チップの識別方法。

3. 売労の詳細を採択

、この発明は半導体チップの難別方法・特化半導体ケエハ上に形成される複数値の単導体チップを 個々に難別するための識別方法に関するものである。

学導体設置を構成する学導体チップ(以下チップと称する)は、従来から第1周にみられるようは、1枚の学導体ウェハ(以下ウェハを称する)(I)上に、拡散・議員・写真製版などの技術を用いて複数個のチップ(2)を一括して形成させたのち、個々のチップ(2)の信集特性を測定検査し、不良品

についてのみインクなどでマーク(3)を抽し、このマーク(3)のないテップ(3)のみを良品として値々に切り出し、その数の組み立て工程に送り、学場件数量として完成させている。

しかしてのようを従来での不良品についてのネマータ(3)を始す方法は、いわゆるGO/NO 物定であつて、テップ(2)を特性別に適別することは不可能であり、従つてたとえ塩かでも御定に額して提出値をはずれると、不良品になつてしまい、用途によつては使用可能をテップ(3)であつても路頭されるという不都合があつた。そしてこれはサニハ(1)上に形成される多数のテップ(3)が、ナベで同一パターンであるために生ずるものでもあつた。

この発明は従来のこのような欠点に膨み、 静定 に難して大とえば搭盤をはずれたチンプであつても、 始の用金に使用可能なものを預用できるよう にするために、 同一ウェハ内に一括して形成される各チップに、 悩々に独立した表示を指して、 これらをそれぞれに疎和し得るようにしたものである。

神器型58-69529(2)

以下、この発明方法の一製施例につき、第2回 を参議して幹価化説列する。

この第2図において前配銀1図と同一行号は同一または相当部分を示しており、この実施例では 時配した同一ウェへ(i)内に複数似形成されるチンプ(2)のそれぞれに低々に異さる組織表示(4)、例えば何々に異なる番号を表示させ、この智能表示(4) を例えばテレビカメラなどにより、観撃つて説別 し得るようにしたものである。

使つてこの実施例の場合・チップ(以上の経験長 示(4)を成取り配備してから電気特性を制定して、 対象チップの良・不良ならびに良品であればどの ランタに相当するかを判定してその対果をも記律 し、すべてのチップの称変を終了したのち、個々 の各チップ(以に対する要示かよび判定結果を合わ せて、その放当ウェハ(川を次の形み立て工程に送 り、切り出された例々のチップ(容を特性別に して組み立てるようにすればよく、これによつて 従来のようま GO/NO 利定で不採用となつていた チップをも特性に応じて採用できるようになり、 結果的にウェハ当タのテンプ支基率を向上し得る のである。

なか計配異薄例化かいては、認識表示例として 表号表示の場合を示したが、個々のチップを練別 し得るものであれば、その他知識の文字・配号。 パメーンであつてよく、その表示位置も安価・裏 面もしくは質値のいずれでもつてもよい。また他 別を電気特性の類定時に行なうようにしているが、 例えば拡散・成態・写真観響・チップ分割・ポン ディング・対止などの各額造工程に対して、放立 もしくは耐み合わせて用いるようにしてもよく、 作にポンディング工程にかいては、多種のチップ を同一基板内に形成する場合。表示によつて各チップを検別できるために、工程の自動化・省力化 に符与するととができる。

以上野途したようにとの発明によるときだ、1 つの半導体ウェハ上に複数個の半導体テップを形成させる場合にあつて、費々のテップに識別表示を与えるようにしたので、各テップを特性別に選択できるととになり、これによつてウェハ最もの

チップ良品半を向上し段ると共化、併せて製造工程上での自動化・省力化化寄与するところがある。 4 図面の競挙を説明

第1回は従来例による半導体ウェハを示す正面 図、第2回はとの発明方法の一段施例を適用した 半導体ウェハを示す正面図である。

(1)・・・・ウエへ、(2)・・・・チップ、(4)・・ ・・練別表示。

代 愿 人 幕 野 促 一(外1名)

